技术干货 | 车规芯片ESD必看：HBM与CDM为何缺一不可？

随着集成电路制程工艺不断缩小，静电放电（ESD）对芯片可靠性的威胁持续加剧。芯片从生产、封装、运输到测试的各个环节，都有可能遭遇 ESD 冲击。对车规芯片而言，做可靠性验证时，ESD 是绕不开的必测项目。

很多工程师会有这样的疑问：已经做完HBM测试，为什么AEC-Q100还强制要求做CDM测试？两项测试可以互相替代吗？HBM 和 CDM 究竟有什么区别？

答案很明确：HBM 与 CDM 模拟的静电场景完全不同，失效机理不能互相替代，两项测试共同覆盖芯片全生命周期的静电风险。本文将结合SGS微电子实验室的实操经验，把 HBM 与 CDM 的区别、测试要求与应用逻辑一次讲清楚。

HBM 人体模型（Human Body Model）
模拟场景：人体带电后触摸芯片引脚
常见于：芯片测试、SMT 贴片时，操作人员手部接触器件，由于人体在地面上走动、摩擦会积累电荷，触摸芯片引脚时，静电便通过芯片引脚进入芯片内部，再通过其他引脚释放到地。

图片来源：ANSI/ESDA/JEDEC JS-001-2017 HBM

■ 放电特征：HBM的等效电路相当于一个100pF的电容器串联人体等效 1.5kΩ 电阻，电流上升速度相对平缓，峰值电流较低，放电持续时间更长。

■ 典型失效：本质来说是热效应，在缓慢放电的过程中，芯片内部PN结、金属互连层持续产生焦耳热，造成了PN结损伤或金属熔断，从IV曲线会发现明显变化。

■ AEC‑Q100 HBM 测试步骤：

1. 量初始IV曲线

2. HBM需要将引脚分组，共分为电源组，地，IO三个大组

• 独立电源域通常以引脚之间的直流电阻作为判断依据，小于3Ω视为同一电源域，不同的电源域相互隔离，单独作为一组。
• 地和电源一样，通常小于3Ω视为同一地，不同的地相互独立。
• 除电源和地外，其他引脚可以归纳为IO。

3. 测试过程：按照分组，all pin to power，all pin to GND，IO to IO。通常正电压打一次，负电压打一次，时间间隔0.3s。

4. 量测试后IV曲线

5. 按照最新AEC - Q100 Rev - J1标准，HBM实验前后必须做常温和高温电参数及功能参数测试，失效判定以功能参数为准。

补充要点：

• 按照车规标准，HBM ±500V、±1000V、±2000V是必测的
• 针对28nm以下工艺，HBM需要通过±1000V
• NC空脚：不参与HBM测试

CDM 带电器件模型（Charged Device Model）
模拟场景：芯片自身积累静电，引脚接触金属瞬间放电
常见于：自动化产线、吸嘴、托盘、传送带摩擦起电，导致芯片本身积累了大量电荷，当带电的器件碰到探针台、金属机架时，积累的电荷便瞬间通过该引脚倾泻到地。

图片来源：ANSI-ESDA-JEDEC JS-002-2018 CDM

■ 放电特征：芯片自身的寄生电容充当了储能元件，通常等效为几PF到几十PF的小电容，带电后通过引脚对地放电，放电回路电阻极低。纳秒级超快速放电，峰值电流极大，冲击破坏性极强。

■ 典型失效：金属连线熔断、栅氧毁灭性击穿，极易出现 VDD‑GND、引脚间永久性内部短路。

■ 车规重点：一旦发生电源地短路，上车后可能引发供电故障，带来安全隐患。

■ AEC‑Q100 CDM 测试步骤：

1. 量初始IV曲线

2. 全部引脚逐 pin 测试，不涉及分组。通常正电压打一次，负电压打一次，共打三次，时间间隔1s。CDM 放电特性不只看内部电路，与封装布局、引脚位置、键合线寄生参数等都相关。

3. 量测试后IV曲线

4. 按照最新AEC - Q100 Rev - J1标准，CDM实验前后必须做常温和高温电参数及功能参数测试，失效判定以功能参数为准。

补充要点：

• 按照车规标准，CDM ±250V，±500V是必测的
• 针对28nm以下工艺，CDM需要通过250V
• Corner Pin寄生电感更大，CDM 耐受能力会显著弱于中间引脚，因此 AEC-Q100 要求 CDM 必须逐个引脚评估

HBM 与 CDM 核心对比

为什么两项必须同时验证？

• 模拟场景独立，风险互不重叠：HBM 防护再好，不代表 CDM 可以达标。工程上经常遇到芯片 HBM 可过 2kV，但 CDM 几百伏就发生器件损坏。
• 失效模式完全不同：HBM 多表现为参数漂移、漏电变大；CDM 更容易永久性内部短路。汽车电子对安全等级要求严苛，两类失效风险都必须评估。
• 覆盖芯片全生产链路：产线既有人员接触带来的 HBM 风险，自动化设备带来的 CDM 风险更高。只测其中一项，会漏掉另一半静电失效隐患。

补充小知识：早期 AEC‑Q100 还包含 MM 机器模型，现阶段大部分新项目已不再强制，HBM+CDM 是目前车规芯片 ESD 验证的标配组合。

总结

• HBM：人带电摸芯片，偏向参数漂移；ESD 能力由芯片内部电路决定，同功能引脚特性一致，支持分组测试。
• CDM：芯片自己带电碰金属，极易造成内部短路；性能受封装引脚位置影响巨大，角落引脚风险突出，因此必须逐 pin 测试。

两种静电冲击机理不可互相替代。遵循 AEC-Q100 标准做车规可靠性验证，HBM、CDM 两项 ESD 测试缺一不可。